海思Hi3221BV300 27QHD 项目调试问题汇总

yaotianlong

1.27QHD BV300项目，点屏上方有横线，POLC翻转点设置错误问题；
当前Max-precharge预充行从17改成了14.但POL信号的翻转点未跟随修改，POL在有效区极性翻转导致有横线。
为POLC的翻转点配置错误导致，当前Max-precharge预充行从17改成了14.但POL信号的翻转点未跟随修改，POL在有效区极性翻转导致有横线,POL的配置从17修改成6，即在消影区输出POL翻转信号指示，横线消失。         

2.27QHD BV300项目，edp 2 port屏幕拼接后，Normal切换DLG场景，花屏问题；
为整机PC显卡问题，EDP 2port在拼接模式下，Normal与DLG切换，显示还是使用Normal的分辨率发送数据，未识别到分辨率已变化，导致画异 显卡禁用拼接模式后，模式切换正常。

3.27QHD BV300项目，EDID配置错误，屏幕画面抖动问题；
DLG下EDID表配置错误导致，修改后正常，客户新增2套EDID表需求，Normal和DLG需要切换EDID, DLG模式下，分辨率为2560*720，与normal的2560*1440相比，Vactive减半，新加的DLG EDID表未修改导致画异，修改DLG的EDID表后显示正常：     

4.27QHD BV300项目，点屏PMIC enable漏配，无AVDD电压，黑屏问题；
PMIC的enable管脚配置未使能导致无AVDD等电压输出，修改后屏能亮。

5.27QHD BV300项目，normal320Hz切normal60Hz，ACC表切换不成功，漏配置sense table问题；
新增60Hz gamma表之后，在场景切换sence table漏配置生效的表导致修改后正常。

6.27QHD BV300项目，DLG初始版本验证，DLG和Normal互切，出现一直复位问题（未标明初始状态）。
现场验证发现，为初始状态不对，初始默认为normal模式，当前切换到DLG模式后，系统会复位再侦测，侦测到为DLG模式后又进入复位侦测。导致系统一直在侦测复位循环，版本增加当前状态记录，记录当前状态后再复位进入该状态可跳出死循环, 软件修改后问题解决，反复Normal和DLG切换正常。

27QHD BV300项目，DLG初始版本验证，客户新增PMIC code要2套切换，配置后DLG的电压与auto-Pgamma地址冲突问题；
客户新增DLG下切PMIC code的需求，当前DLG BANKA/B的地址已被XB auto-pgamma占用,导致冲突，修改软件代码，将auto-Pgamma地址修改后正常。

7.27QHD BV300项目，点屏初版调试，H-strip画面出现滚动横纹问题；     --客户gamma电压加的OP/电阻电容问题。
为客户单板OP和gamma加的电阻和电容不匹配导致（1）关展频无效。（2）去掉单板的OP电路。 --能有效改善 （3）gamma的电阻、电容去掉  --滚动水波纹现象消失

8.27QHD BV300项目，点屏初版调试，普通64灰阶画面出现水波纹问题。  --关展频OK，调制频率问题
为SSC调试频率问题，屏刷新率为320Hz，而展频调制频率按照客户要求配置成32KHz,频率相近有干扰导致, 修改展频调制频率为37KHz后，水波纹消失。   

27QHD BV300项目，DLG初始版本验证，normal切DLG过程时间过长，需要优化的问题。
现场测试发现normal切DLG时，需要侦测DLG GPIO管脚的状态（切换过程会有2次场景的侦测），中间还需重新复位切表和timming等配置,导致切换时间变长,与客户交流：整机规格不存在DLG和normal不掉电切换的场景，整机流程为掉电后，主机上下拉DLG管脚来切状态，中间整机也在初始化，本身时长比TCON切换长。

9.27QHD BV300项目，基础光学调试，客户反馈demura无效果问题。
为客户demura格式使用错误导致，需要使用海思格式demura， 客户更新demura格式后，可正常加载demura，问题现场解决关闭。    (1)与客户现场定位，通过工具reload客户烧录的demura.bin，flash内有bin文件。    (2)加载出现error，因存的auto-pgamma是正常的，所以通路没问题。 --怀疑为demura格式问题，需要客户确认。    (3)客户更新demura格式后正常。

10.27QHD BV300项目，基础光学调试，客户反馈auto-Pgamma无法读取问题。 WP保护 WP拉高到I2C动作，要求是大于50ms，加裕量是80ms。
可通过修改WP保护时间缩短到30ms，或机台修改延迟可解决。

11.27QHD BV300项目，基础光学调试，debug，客户auto-Pgamma code，本地PMIC code，DLG PMIC code存储位置说明。
由于当前临时版本，产线auto-Pgamma占用0x1FB000地址需要错开，通过merge.bin的xml文件做约束。     

12.27QHD BV300项目，在60Hz下插拔EDP线，屏极化，未进BIST。
为60Hz的panel页签timming时序使用的是320的，在进入bist时timming的de-phase超出Htotal，导致GOA异常。 增加60Hz panel timming页签问题解决 。  

13.27QHD BV300项目，Normal demura加载正常，DLG模式下加载异常。
demura格式为16*8 color 3plane：在normal场景可正常加载。在DLG模式下，分辨率改变后，软件流程未添加该demura格式。    需要更新image，在DLG模式下也开放该demura格式。            打印log如下：    $ reset $ reset... E-custom-1605:cb gamma err BUILD_TIME:[2025-07-25 11:00:00] $ scene change 0 -> 2 E-custom-1605:cb gamma err E-pq-274:demura cfg error h:8 w:16 hb:161 vb:181 E-pq-498:demura cfg err BUILD_TIME:[2025-07-25 11:00:00] $ port0 state:0->1 port1 state:0->1 port0 state:1->2 port1 state:1->2 $  $  $ ?咢 $  $  $  $  $ pqcmd show $  ------------------------------      PQ PROC       ------------------------------ ip27        :disable    | lineod      :enable     |polar       :0          |NumH     :10         |NumV     :8          |DYchk    :0  ctc         :disable    | dither12t10 :enable     | dither10t8  :enable     | gamma       :enable     |index       :13400200   | ------------------------------      IP FLOW       ------------------------------ ip27        ff|ctc         ff|gamma       n |lineod      n | dither      n | $  


14.27QHD BV300项目，点屏code，DLG模式时序调整异常，导致首行出1行，末尾出3行问题。
客户给的充电时间为2.71us有误，实际DLG模式下1H时间为1.66us导致错充，DLG模式，1个source 3.3us充2行，行内时间通过调整de-phase细调。

15.27QHD BV300项目，产线作业，auto-Pgamma流程跑完，做最终校准时报gamma crc失败问题。
DLG模式下也需要重新配置1份PMIC code正常使用normal和DLG使用不同的PMIC code ，故产线作业的auto-Pgamma code只能加载客户修改的P-gamma绑点和VCOM电压， 临时版本只加载了gamma绑点，未加载VCOM电压导致，解决方案：软件修改代码，即要加载产线的P-gamma绑点，也需要加载VCOM电压。